MPC Project

ASIM team
LIP6 Laboratory
Paris, France

NOÉ
(Un contrôleur de protocoles programmable adapté aux réseaux hautes performances)

Description

Vu de l'extérieur, NOÉ dispose :

d'une interface PCI initiateur et cible 64 bits 66Mhz,
de 2 liaisons series HSL IEEE 1355 à 1Gbit/s dans chaque direction.

Vu de l'intérieur NOÉ est une unitée dédiée à la gestion des flux de donnés. Dans le contexte de la machine MPC , il s'agit de transférer des données de la mémoire du PC vers le réseau et inversement.

A contrario des architectures classiques à base de microprocesseur, NOÉ dissocie le controle réalisé de façon microprogrammé et le transfert des données réalisé par des opérateurs spécifiques.

Faisant suite au composant PCIDDC qui implémente le protocole Remote-Write, le composant NOÉ utilise un microprocesseur pour gérer un protocole défini par programme. Cette caractéristique offre plus de flexibilité qu'une solution faisant appel à un automate cablé et permet l'implémentation de protocoles plus complexes (VIA, RWU).

Tout accés à la mémoire embarquée sur la carte NOÉ par le processeur hôte solicite l'intervention du microprocesseur embarqué. Les processus utilisateurs peuvent, si la MMU les y autorisent, directement accéder aux ressources réseaux. L'adresse transmise par la MMU permet d'identifier le processus et d'assurer un contrôle des droits acces au réseau. Les processus peuvent ainsi de manière sécurisée et en évitant tout appel systeme accéder au réseau avec une latence minimale.

La gestion du flux de données est réalisé par un ensemble de fifos (nommées segments) de tailles variables et suportant les écritures et les lectures simultanées. Ces segments servent d'identifiant abstrait aux flux de données véhiculés par NOÉ. Quand le microprocesseur veut donner un ordre à un opérateur, il lui suffit d'indiquer le numéro de segment pour désigner le flux de données associé :

Le microprocesseur veut lire une zone mémoire. Il indique l'adresse du début de la zone à lire, la longueur et le numéro du segment destination. A partir de cet instant, l'opérateur de DMA va superviser la transaction PCI et le bloc SEGC va controler la croissance du segment et assurer sa consistance.
Sans attendre la fin du DMA, le microprocesseur va pouvoir indiquer au Packet Builder (PB[0-1]) le numéro du segment où il doit prendre les données. Cette architecture permet d'avoir une approche du type wormhole qui minimise la latence.

Cette architecture permet de parallèliser le traitement des entêtes par le microcontroleur et les flux de données en émission et en réception. L'utilisation des segments permet de minimiser les latences, d'exploiter le parallélisme et facilite la programmation du microprocesseur.

Performances

NOÉ dispose d'un bus PCI 64 bits 66 Mhz soit un débit maximum théorique de 528 Mo/s.
NOÉ dispose de 2 liens HSL bidirectionnels soit 320 Mo/s ou bien de 2 liens HSLII qui permettraient un débit supérieure à 500 Mo/s.

Disponibilité

Le composant NOÉ est en cours de développement au sein de l'équipe ASIM du laboratoire LIP6 dans le cadre du projet MPC.

Contact J-L. Desbarbieux to get more informations about this chip - this www page was made by J-L. Desbarbieux.

Server design A. Fenyö
mpc@mpc.lip6.fr - contact people
About this Web Site
$Date: 1998/03/02 23:26:19 $